Heartman
Siemens Calibre 2025.1 (16.10)：定义半导体物理验证与签核的新标杆
Siemens Calibre 2025.1 (16.10) 是西门子EDA（Siemens EDA）发布的其旗舰级IC物理验证与可制造性设计（DFM）平台的最新主要版本。作为全球半导体设计签核（sign-off）领域公认的黄金标准，Calibre平台始终致力于确保从成熟工艺到最先进制程（如台积电N3E、N2）的集成电路设计，都能在交付制造前满足所有物理、电气和可靠性规则。本次发布的2025.1版本，不仅延续了其在设计规则检查（DRC）、版图与原理图对照（LVS）及参数提取（PEX）方面的业界领导地位，更将验证范畴战略性延伸至2.5D/3D IC集成、多物理场分析与人工智能驱动优化等前沿领域，为应对异构集成与先进封装的时代挑战提供了完备解决方案。
一、 版本2025.1核心升级：拥抱3D IC与多物理场时代
2025.1版本的升级核心，聚焦于解决后摩尔时代半导体设计最迫切的复杂性挑战，即2.5D/3D集成电路的设计、验证与可靠性保障。
🔴 引入Calibre 3DStress：晶体管级热机械应力签核
随着芯片日益超薄化与封装工艺温度升高，封装应力导致的晶体管性能偏移已成为影响3D IC良率与可靠性的关键因素。Calibre 3DStress是本次版本的重磅新增工具，它能够在3D IC封装场景下，执行晶体管级的热机械应力与翘曲变形分析。不同于传统的封装级分析工具，Calibre 3DStress能够精准模拟应力对晶体管载流子迁移率等电学特性的影响，从而在设计流程早期预测并预防因“芯片-封装交互作用”导致的电路性能失效或寿命衰减。该工具与2024年发布的Calibre 3DThermal共同构成了西门子完整的3D IC多物理场签核解决方案，助力客户实现早期设计规划与可靠性签核，显著提升产品品质并缩短上市周期。
🟢 深化对Innovator3D IC生态的支持
2025.1版本与西门子同步推出的Innovator3D IC™解决方案套件实现了深度协同。该套件为异构集成设计提供了从规划、原型验证到数据管理的统一平台。Calibre作为其验证核心，为超过500万引脚的复杂2.5D/3D设计提供了经过优化的验证容量与性能。这种集成使设计团队能够在统一的数据模型和设计孪生（Digital Twin）上，实现从物理实现到物理验证的无缝流动，极大简化了复杂3D IC的设计与分析流程。
🟡 持续的精度、容量与效率提升
作为主要版本更新，Calibre 2025.1 across其所有核心引擎（nmDRC, nmLVS, nmPEX等）进行了深度优化。这包括：
-
支持更先进的工艺节点：持续获得全球领先代工厂对最新制程（如N3C， N2P， A16）的认证，确保签核的权威性。
-
算法与并行处理增强：进一步提升超大容量设计的验证速度与内存效率，应对日益增长的设计规模。
-
AI辅助的调试与优化：集成更多的智能功能，加速违规排查与设计优化决策过程。
二、 Calibre平台核心功能模块全景
Calibre 2025.1是一个包含一系列紧密集成工具的完整平台，为IC物理验证的每个环节提供支持。
| 功能模块 | 核心职责与能力 | 在2025.1中的演进 |
|---|---|---|
| Calibre nmDRC | 进行设计规则检查（DRC），确保版图符合晶圆厂制造工艺的所有物理限制。采用层次化处理技术，实现快速、全芯片的规则验证。 | 增强对3D IC堆叠中特定设计规则（如微凸点间距、硅通孔TSV密度）的检查能力。 |
| Calibre nmLVS | 执行版图与原理图对照（LVS），验证制造用的版图与电路逻辑原理图在电气连接上完全一致，是功能正确的基石。 | 提升处理包含多个裸晶（Die）与中介层（Interposer）的复杂3D系统网表提取和比对能力。 |
| Calibre nmPERC | 物理电气规则检查，验证与可靠性相关的电气规则，如静电放电（ESD）保护、天线效应、电迁移（EM）及 latch-up 规则等。 | 集成更先进的可靠性分析模型，支持汽车电子等高可靠性应用场景的苛刻签核要求。 |
| Calibre xACT/xACT3D & nmPEX | 提供高精度参数提取（PEX），从版图中提取包含寄生电阻、电容和电感在内的详细电路网表，用于后期仿真。xACT3D专门用于3D结构的寄生参数提取。 | 优化针对FinFET、GAA等先进器件及3D互连结构的提取精度与速度，为签核仿真提供可靠数据基础。 |
| Calibre nmDRC-DRM | 设计规则管理平台，帮助团队高效创建、管理、验证和发布复杂的设计规则文件。 | 支持包含3D IC与先进封装相关规则的复杂规则集管理。 |
| Calibre YieldEnhancer | 可制造性设计（DFM） 与良率提升工具套件，通过光刻热点检测、化学机械抛光（CMP）模拟、关键区域分析（CAA）等技术，主动优化设计以提高芯片良率。 | 增强与光刻仿真和OPC（光学邻近效应修正）流程的协同，提供更全面的制造性洞察。 |
三、 专业应用场景与“with Documentation”的价值
核心应用场景：
-
先进制程芯片签核：为数字、模拟及混合信号SoC在进入量产（Tape-out）前提供最终的DRC、LVS和PEX签核保障。
-
2.5D/3D IC与异构集成：为基于Chiplet和先进封装（如CoWoS， InFO）的系统提供跨裸晶、跨介质的全系统物理验证与多物理场分析。
-
汽车与高可靠性IC设计：通过严格的PERC和可靠性验证，满足ISO 26262等功能安全标准对芯片的苛刻要求。
-
存储器与定制电路设计：为高密度存储器、模拟/射频IP等提供精准的定制化验证解决方案。
“with Documentation”版本的意义：
此版本附带完整的官方技术文档库，这对工程师至关重要。文档不仅包括标准的用户手册和安装指南，更涵盖深度的工具命令语言（Tcl）接口手册、规则文件编写指南、以及各功能模块的详细技术白皮书。完备的文档能极大降低学习成本，助力团队深度定制自动化流程、排查复杂问题，并充分利用Calibre平台的所有高级功能，是实现高效、专业化部署与使用的关键资产。
四、 系统要求与部署
-
操作系统：主流的64位Linux企业级发行版（如RHEL， CentOS， SLES）。
-
硬件：推荐多核高性能服务器（支持多线程/多核心优化），配置大量内存（128GB及以上为宜）与高速存储（SSD），以应对大规模设计验证任务。
-
许可：采用基于令牌（Token）的浮动网络许可系统，支持灵活的模块化配置。
-
集成：提供与主流IC设计环境（如Cadence Virtuoso， Synopsys Custom Compiler）以及西门子自身EDA流程（如Analog FastSPICE平台）的预集成接口。
总结
Siemens Calibre 2025.1 (16.10) 版本标志着物理验证平台从传统的二维平面检查，向涵盖三维堆叠集成、多物理场效应与智能化的全面设计保障系统的战略性进化。它不仅在基础的DRC/LVS签核上保持了无可争议的精度与性能领导力，更通过引入如Calibre 3DStress等开创性工具，为行业应对下一代封装与系统集成的可靠性挑战提供了关键路径。对于致力于在先进制程和复杂系统集成领域保持竞争力的半导体企业而言，部署Calibre 2025.1不仅是确保芯片一次成功的必要条件，更是构建面向未来设计能力的核心战略投资。
关注软件卫士查看该部分内容
关注公众号
回复验证码
评论留言